(54) SEMICONDUCTOR DEVICE

(11) 61-125068 (A)

(19) JP

(21) Appl. No. 59-246012


(22) 22.11.1984


(71) HITACHI LTD (72) TORU KOBAYASHI(1)


(51) Int. Cl4. H01L27/04,H01L21/82

PURPOSE: To improve mounting density, by using unused or used semiconductor elements, which are provided in a semiconductor device and unused region other than wirings, forming a smoothing capacitor for stabilizing a power source voltage, thereby reducing an area required for providing the smoothing capaci-

CONSTITUTION: A smoothing capacitor is formed by using extra semiconductor elements in a basic cell 8A. At this time, a junction capacity between an embedded layer 34 and a semiconductor substrate 5, a junction capacity between an epitaxial layer 35 and bases 11C and 14C and a junction capacity between emitters 11B and 14B and the bases 11C and 14C are used. The base regions 11C and 14C are electrically connected to a conducting layer 22 at a Vee potential through a connecting hole 19 by a conducting layer 18. Collector regions 11A and 14A and the emitter regions 11B and 14B are electrically connected to a conducting layer 23 at a Vcc potential through a connecting hole 21 by a conducting layer 20. The conducting layers 22 and 23 are the second conducting layers.







(54) GaAs LOGIC INTEGRATED CIRCUIT

(11) 61-125069 (A)

(43) 12.6.1986 (19) JP

(21) Appl. No. 59-244640

(22) 21.11.1984


(71) AGENCY OF IND SCIENCE & TECHNOL (72) YASUO IGAWA(1)

(51) Int. Cl⁴. H01L27/06,H01L29/48,H01L29/80

PURPOSE: To make logic amplitude large and to make it possible to provide direct coupling to an SiIC, by providing a GaAs diode, which is connected to the input stage of a DCFL inverter in parallel, and specifying the configuration structure of the second Schottky diode, which is used for discharging the gate

of a normally OFF type driver FET.

CONSTITUTION: On a GaAs substrate, a normally OFF type first GaAs FET2, which is to become a driver for an inverter circuit, and a normally ON type second GaAs FET3, which is to become a load, are provided. Between the gate of the FET2 and a signal input terminal, a first GaAs diode 4 is connected in a polarity so that forward bias is obtained when the level of an input signal is high. A second GaAs diode 5 is connected to said diode 4 in reverse parallel. A logic gate comprising the diodes 4 and 5 is integrated and formed. The Schottky diode 15 has a square Schottky junction surface. A wiring metal layer 124 is extended on a Schottky electrode 104, which is located on said Schottky junction surface. The area of the diode 5 is set in the range of 10-20 times the area of the second Schottky diode. Thus the logic gate is stabilized.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 61-125070 (A)

(43) 12.6.1986 (19) JP

(21) Appl. No. 59-245923

(22) 22.11.1984


(71) HITACHI MICRO COMPUT ENG LTD(1) (72) TAKU SHIGEMATSU

(51) Int. Cl⁴. H01L27/08

PURPOSE: To reduce the number of processes, in the surface of an epitaxial n⁻ type layer in an IIL co-located linear IC process, by performing p type isolation diffusion for electrically isolating elements and n type well diffusion of

an IIL part by the same heat treatment process.

CONSTITUTION: Sb is deposited on a part of the surface of a p- type Si substrate 1. Si, in which low concentration P is doped, is epitaxially grown, and an ntype Si layer 2 is formed. An n+ type embedded layer 3 is embedded between the substrate 1 and the Si layer 2. An oxide film 4 is grown on the surface of the Si layer 2 Hot etching is performed and an isolation part 5 of B is deposited. A window is provided in the part 5. Thereafter glass is removed. After hot etching of a well part, the isolation part is covered by a mask 6, and P impurity ions are implanted. Then, the B in the isolation part is elongated by heat treatment and diffused. A p type layer 7 reaching the substrate 1 is formed. P in the well part is elongated and diffused, and n type well part 8 reaching n+ type embedded layer is formed. Thus a linear region I and an IIL region II are obtained.



⑩ 日本園特許庁(JP)

⑪特許出顧公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 125068

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和61年(1986)6月12日

H 01 L 27/04

7514-5F 6655-5F

審査請求 未請求 発明の数 1 (全10頁)

₩ 発明の名称 半導体装置

②特 顧 昭59-246012

②出 顧 昭59(1984)11月22日

@発明者 小林

徹 小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

砂発明者 宇佐美 光雄

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

切出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫 外1名

明和個

発明の名称 半導体装置

特許額求の範囲

- 1. 電源電圧安定用コンデンサを備えたマスタス ライス製半線体装配であって、半線体装配内に設 けた来使用の半線体表子または使用半線体素子お よび配線以外の領域を用いて、前記電源電圧安定 用平滑コンデンサを構成したことを特徴とする半 液体装配。
- 2. 前紀平滑コンデンサは、NANDゲート、NONT ト、NONT ト、NANDゲート、NANDゲート、NANDゲート、NANDゲート、NAND がよりの単数化型では、Nand では、Nand では、
- 3. 前記半導体素子は、バイポーラトランジスタ であることを特徴とする特許額求の範囲第1項ま たは第2項記載の半導体製質。
- 4、前記平指コンヂンサは、半路体数度の周辺四

路の内で使用されない人出力回路の半導体楽子の間の来使用領域に、第1の電位に接続された第1の準電層と、該第1の趣電層上に絶縁膜を介して設けられ、かつ第2の電位に接続された第2準電層とで構成したことを特徴とする特許請求の範囲第1項記載の半導体数照。

5. 前記第2 導電 歴は、入出力回路上を延在する 電源 配線であることを特徴とする特許額求の範囲 第4 項記載の半導体装置。


売明の詳細な説明

「技術分野]

本発明は、半導体製鋼に関するものであり、特に、電影配線に銀畳するノイズの低級に適用して 有効な技術に関するものである。

[背景技術]

半導体集積四路装置(IC)を実装基板に複数設けて構成した電子装置では、ICの電気的動作に伴って発生したノイズが電源配線に重量して電源配線の電位が変動する。電源配線の電位が変動するとトランジスタの出力およびしまい値電圧等の特



性が不安定となり、論理回路等に試動作を生じる。 そこで、前記電子装置では電源配線のフィズを鉄 線するために、ICの間に平滑コンデンサを設け ている。

本発明者は、ICの実装密度の向上に伴ってIC間の距離を縮少する必要があるので、実装基板上に平得コンデンサを設けることが困難になるという問題点を見い出した。

なお、実装基板内に複数層の金属層を設けることによって、電源配線のノイズを低減するための平滑コンヂンサを構成する技術が、例えば特顧昭59~81765号の明確書及び図面に記載されている。 【発明の目的】

本発明の目的は、電源配線に重要するノイズを 良好に低減することが可能な技術を提供すること にある。

本発明の他の目的は、電源配線の電位変動を低 減するための平悟コンデンサをIC内に形成して 実装密度を向上させることが可能な技術を提供す ることにある。

の論理を構成するためのトランジスタを予じめ列 状に配置し、後に顧客の要求に従って論理を構成 するマスタースライス方式のICに本発明を適用 したものである。

第1國乃至第7因は、本発明の実施例1を設明するための関であり、第1回は、複数の1Cを実験基板に塔載して構成した電子装置の斜視図、第2回は、マスタースライス方式のチップの構成の概略を示す平面図、第3回は、第2回におけるでの平面図、第4回は、第3回における所面図、第3回のVIーVI切断線における所面図である。

なお、第1回と第3回は、構成を見易くするために原面絶縁膜を図示していない。

第1回乃至第7回において、1は実装基板であり、周囲に複数の電極2が設けてあり、上面に配置した複数の「C3を配線4によって相互に電気

本発明の前記ならびにその他の目的と新規な特徴は、本明報 の記述及び設付図面によって明らかになるであろう。

[発明の概要]

本願において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

半導体装置内に設けた末使用の半導体素子また は使用半導体素子および配線以外の末使用領域を 用いて、電源電圧安定用平槽コンデンサを構成す ることにより、平滑コンデンサを設けるために必 要な面積を低減して実装密度を向上させたもので ある。

以下、本発明の構成について、実施例とともに説明する。

なお、実施例を説明するための全図において、 同一機能を有するものは同一符号を付け、そのく り返しの説明は省略する。

[实施例1]

実施例Iは、NANDゲート、NORゲート等

的に接続して電子装置を構成している。

5 は p - 製単結晶シリコンからなる半導体基板であり、ポンディングパッド 6 、入出力回略フ、セル列 8 が第 2 図に示めすようなレイアウトで設うけてある。セル列 8 は、NANDゲート、NORゲート等の論理回路を構成するための複数の半導体素子を聞えた基本セル 8 A を列状に配列したものである。

据本セル8Aは、第3回および第5回に示めすように、半導体領域からなる抵抗素子9、12、13、16、とnpn型パイポーラトランジスタ10、11、14、15とを備えている。前記トランジスタは、それぞれの番号に符号Aを付した領域がコレクタ領域、符号Bを付した領域がベース領域である。トランジスタ11は2個のトランジスタからなり、コレクタ領域11Aを2個一体に構成してある。

第3図の上部における基本セル8Aは、前記抵 抗素チ9、12、13、16およびトランジスタ 10、11、14、15を第1月目の導電局17によって接続して、第4回に示めすようにNOR回路を構成している。抵抗者子9、12、13、16およびトランジスタ10、11、14、15と導電層17との接続部分は、×印で示してある。入力縮子は第3回に示した導電層17A、17Bであり、出力縮子は導電層17Cである。

第3 図の中央部における基本セル B A は、 顧客の要求する論理回路を構成するうえでは余分となったものである。 したがって、本来ならば使用されないままとなる。

この余分となった基本セル 8 A の半導体素子を 積極的に用いて平滑コンデンサを構成することに 本発明の一つの特徴がある。

前記平滑コンデンサは、例えばトランジスタ1 1、14のベース領域11C、14C、コレクタ 領域11A、14A、エミッタ領域11B、14 Bのそれぞれを逆パイアスにしたときの接合容量 を用いる、具体的には、埋め込み暦34と半導体 基板5との間の接合容量、エピタキシャル暦35

を低減することができるので、ノイズによるトランジスタの誤動作を防止することができる。

本実施例では抵抗素子9、12、13、16およびトランジスタ10、15を平滑コンデンサの 構成要素として用いていない。しかし、前記と同様にそれら抵抗素子9、12、13、16および トランジスタ15、10を電気的に逆バイアスに することによって、平滑コンデンサを構成するこ とができる。

抵抗来子9、12、13、16およびトランジスタ10、15を平滑コンデンサの構成要素とすることによって、平滑コンデンサの容量値を増大させることができる。

抵抗素子9、12、13、16は、それが n 型 半導体領域からなれば、V c c 電位の準電層23 に接続し、p型半導体領域からなれば、V e e 電 位の導電層22に接続する。トランジスタ10、 15は、コレクタ領域10A、15Aおよびエミ ンタ領域10B、15Bを導電層23に接続し、 パース領域10C、15Cを導電器22に接続す とベース11C、14Cとの間の接合容量、さらにエミッタ11B、14Bとベース11C、14 Cとの間の接合容量を用いる。

ペース領域11 C、1 4 Cは、導電暦18 によって接続孔19を通してVoc電位(例えばー3.0 [V])の導電暦22 に電気的に接続する。コレクタ領域11 A、1 4 A およびエミッタ領域11 B、1 4 B は、導電暦20 によって接続孔21を通してVcc電位(例えば 0 [V])の導電暦23 に電気的に接続する。前記導電暦22、23 は第2 層目の進世層である。

このように、チップ内に平滑コンデンサを構成できるので、回路を構成する半準体素子、特にトランジスタ10、11、14、15の近傍に平滑コンデンサを設けることができる。よって、平滑コンデンサと半導体素子との間の配線長が縮少され、配線抵抗が減少する。これらのことから、準配を表すると、23等の電源配線に重量するノイズを前記平滑コンデンサによって良好に吸収できる。したがって、半導体素子に不要に流入するノイズ

る。 第3回に示した専電暦24はVtt電位(例えば-2.0 [V])、導電暦25はVbb電位(例えば-1.1 [V])、導電暦26はVcs電位(例えば-1.8 [V])の信号線である。導電暦24、25、26は第2暦目の導電暦である。

27万至31は第3層目の導電層であり、導電 限27はVcc電位、導電層28はVtt電位、 導電層29はVcc電位、導電層30はVbb電 位、導電層31はVcs電位をそれぞれ供給する ための電源配線である。

なお、導電暦28、30、31はVcc電位を供給する 供給する導電暦27およびVec電位を供給する 導電暦29と比較して、流れる電流量が少ない。 これより、導電暦28、30、31はIC動作に 伴う電位変動が小さいので、平滑コンデンサを接 続していない。

3 2 はフィールド絶縁設であり、半導体基板 5 の上面に取けられ、 p * 型チャネルストッパ領域 3 3 と共に半導体来子面を電気的に分離している。 第 6 図および第 7 図において、3 6 はフィール

ド絶 膜32上に設けられた絶縁膜であり、主にエミッタ領域10B、11B、14B、16Bを形成する際の不純物導入のためのマスクとして用いる。37、38はそれぞれ層間絶縁膜である。なお、第6図、第7図は、第3層目の導電層27万至31および保護膜を図示していない。

また、パイポーラトランジスタを用いたICでは、通常、準電層としてアルミニュウム層を用いな。アルミニュウム機はシリコン中に拡散し、15 Bとパース領域10 B、11 B、14 B、15 Cとの接合を破壊する恐れがある。これは、本本の例では設けていないが、エミッタ領域10 B、14 B、15 Bと、それに接続した準電を17、20 との間に、例えば多結晶シリコン層を介在させることによって防止することができる。

マスタスライス方式の I C の製造方法には、 顧客の要求がある以前に予じめトランジスタのコレクタ領域 I G A、 I I A A、 I S A、ベース領域 I O C、 I I C、 I 4 C、 I 5 C、エミッ

以上の説明からわかるように、本実施例1によれば、マスタスライス方式のチップ内に末使用の半導体海子を用いた平静コンデンサを設けることに設けられるべき平静コンデンサの直接を不要にすることができる。したがって、平静コンデンサを設けるために要する面積が低減されるので、実装基板1上のIC3の実装密度を向上することができる。

[実施例1]

実施例 II は、第1 図に示めした入心力図路 7 を 構成するための基本セル (符号を付していない) の内、求使用の基本セルを用いて平滑コンデンサ を構成したものである。


第8回乃至第11回は、実施例目を説明するための図であり、第8回は、入出か回路7を構成するための基本セル内に設けられた半導体楽子のレイアウト図、第9回は、前記基本セル内に構成した平滑コンデンサを説明するための平面図、第10回は、第9回のX-X切断級における断面図、

夕領城10日、11日、14日、15日を形成し ておく方式と、予じめ形成するのはコレクタ領域 10A、11A.14A、15Aとベース領域1 OC. 11C. 14C. 15Cのみとし、エミッ タ銀城108、11B、14B、15Bはس女の 契求があってから形成する方式とがある。 佳者の 力式では磐理を構成しない基本セル8A内にエミ ッタ領域108、118、148、158が設け られることはない。したがって、エミッタ領域1 0 B、1 1 B、 1 4 B、 1 5 B とペース領域 1 0 C. 11C. 14C. 15Cとの間の接合容量を 平静コンデンサとして狙いることができない。し かし、エミッタ領域108、118、14B、1 5 B とベース領域10C、11C、14C、15 Cとの接合容量は、ペース領域10C、11C、 140、150とコレクタ領域10A、11A、 14A、15Aとの接合容量およびコレクタ領域 10A、11A、14A、15Aあるいは埋め込 み暦34と半導体基板1との接合容景に比べて小 さいので必要はない。

析脳図である.

まず、第3回を用いて入出力回路を構成するための半導体裏子のレイアウトを登明する。

RI、Ra、RaはP型半導体領域からなる低 抗粛子であり、負荷抵抗として用いるものである。 抵抗粛子RI、Ra、Raはベース領域40を形



成する工程と同一工程によって形成したものである。抵抗業子R:、R:、R:の所定上面にも引出し電極4.2が設けてある。

43、44、45、46はそれぞれ第2層目の 連載層であり、運電層43はVcc電位(例えば 0 [V])、導電層44はVcc電位(例えば-3.0 [V])、導電層45はVcg電位(例えば-1.8 [V])、連電層46はVbb電位(例えば-1.1 [V])を供給するための電源配線である。

前記トランジスタQ1、Q2、Q2、Q4 および抵抗療子R1、R2、R3によって入出力団路を構成するのであるが、具体的な回路例の説明は省略する。

次に、前記基本セル内に構成した平滑コンデンサの一例を第3回乃至第11回を用いて説明する。なお、第3回は、第8回において半導体表子のレイアウトを既に説明してあるので、構成を見易くするために半導体素子に符号を付していない。マスタスライス方式のICでは、入出回路フも予じめ各セル内に半導体素子を形成しておき、顧

ベース似城40および抵抗穀子R I 、 R I 、 R I 、 R I を迎バイアスにすることによって、エピタキシャル関35との間に接合容量を得ることができる。また、第8回を見ると初るように、導電暦43がセル上に占める出場が、他の導電暦44、45、46より大きい。このことから、絶縁膜37を誇電体として準電暦43と準電暦47とでコンデンサを構成することができる。

このように、類1層目のVos電位の遊紅層47を中央の復価とし、前紀半線体領域および第2層目のVcc配位の脚電層43とで並列コンデンサを構成するのが、本実施例の及大の特徴である。48、51、53はそれぞれ第1周目の専電圏である。導電圏49は、トランジスタQ・のコレ

である。準電層49は、トランジスタQ,のコレクタ領域39およびエミッタ領域41を準電層43Aに接続し、準電層51は、トランジスタQ。・Q。のコレクタ領域39およびエミッタ領域41を準電層43Bに接続し、準電層53は、トランジスタQ。のコレクタ領域39およびエミッタ領域41を準電層43Bに接続している。準電層4

なの要求があった後に、配線工程によって回路を 構成する。ところが、顧客のどのような要求にも 対応するために、セル数および素子数は充分に設 けてある。したがって、基本セルの内には半導体 素子を備えてはいるが、未使用の基本セルが存在 する。この未使用の基本セルを用いて平悟コンデ ンサを構成するのが、本実施例の特徴である。

第9図乃至第11図において、47は第1層目の電層であり、基本セル内の略全域に設けてある。 隣接する基本セルも末使用であれば、専電層47は第9図と同様のパターンで2つの基本セルに 連続して設ける。

遊電層47は P 型半準体領域、すなわちベース 領域40および低抗素子R I 、 R a 、 R a を逆終 イアスにするために、それらを運電層44 に接続 するものである。運電層44と運電層47との接 続は、接続孔48を通して行なわれる。また、前 記ベース領域40および抵抗素子R I 、 R a 、 R 、と導電層47との接続部は、×印で示してあり、 符号は付していない。

9は接続孔50を通して郷虹関43Aに接続され、 郷虹暦51は接続孔52を通して導電層43Bに 接続され、郷電暦53は接続孔54を通して導虹 暦43Bに接続されている。

なお、準定別49、51、53とコレクタ領域 39、エミッタ領域41とのそれぞれの接続部は ×印で示めし、符号は付していない。

前記コレクタ領域39、エミッタ領域41は、 それらを迎バイアスにすることによって、実施例 1と同様に、埋め込み層34との間、あるいはベ ース領域40との間に平滑コンデンサを構成する ものである。

以上説明したことからわかるように、本実施例 D によれば、入出力回路を構成するセル内の使用 半導体素子および配線以外の末使用領域に、第 1 間目の導電圏と第 2 層目の導電圏とで平滑コンデンサを構成することにより、実験基板上に設けられるべき平滑コンデンサを不要にすることができる。したがって、実数基板上の 1 C の実験密度を向上することができる。



来使用の半導体素子を用いて第1平滑コンデンサを構成し、第1層目の導電層と第2層目の導電層とで第2平滑コンデンサを構成して、それらを並列に接続したことにより、平滑コンデンサの容量値を増加することができる。

[効果]

本願によって関示された新規な技術によれば、 以下の効果を得ることができる。

(1)・チップ内の末使用の半導体業子を逆バイ アスにすることによって、接合容量からなる平滑 コンデンサを譲成したので、半導体素子、特にト ランジスタの近傍に平滑コンデンサを設けること ができる。

(2) ・入出力回路を構成するセル内の使用半期体業子および配線以外の末使用領域に、第1層目の導電層と電平滑コンデンサを構成することにより、実数基板上に設けられるべき平滑コンデンサを不要にすることができる。 (3) ・前記(1) および(2)により、平滑コ

. ンデンサと半導体素子との間の配線長を低減する

にもとずき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能であることは書うまでもない。

例えば、本発明は、バイポーラトランジスタを備えたICばかりでなく、MISPETを備えたIC、例えばゲートアレイにも適用できる。MISPETを構成するための半導体領域が「型であれば、この半導体領域は半導体基板よりも高電位の電源配線に接続し、「型であれば半導体基板と同電位、あるいは半導体基板よりも低電位の電源配線に接続する。

図面の簡単な説明

第1 図乃至第7 図は、本発明の実施例1 を説明 するための図であり、

第1回は、複数の1Cを実装搭板に増載して構成した電子装図の斜視図、

第2回は、マスタースライス方式のチップの構成の概略を示す平面図、

節3回は、第2回におけるセル列の要都の平面

ことができるので、それらの間の配線抵抗が減少 し、平滑コンデンサによって良好にノイズを吸収 することができる。

(4)、前記(3)により、電源配線に重量する ノイズを半導体素子の近傍において吸収すること ができるので、前記半導体素子に流入するノイズ を低減することができる。

(5)、前記(4)により、I Cの信頼性を向上することができる。

(6) 前記(1) および(2) により、実数基 板上に設けられるべき平滑コンデンサを不要にす ることができる。

(7)・前記(6)により、実験基板上のICの 実験密度を向上することができる。

(8) ・ 宋使用の半導体来子を用いて第1平滑コンデンサを構成し、第1層目の導電層と第2層目の導電層と第2層目の導電層とで第2平滑コンデンサを構成して、それらを並列に接続したことにより、平滑コンデンサの容量値を増加することができる。

以上、本発明者によってなされた発明を実施例

図.

第4回は、第3回における基本セルに構成された論項回路の等価圏路図、

第 5 図は、基本セルに取けられている半導体素 子のレイアウト図。

第6図は、第3図のVI -- VI 切断線における断面図、

第7図は、第3図のVI-VI切断線における断面 図である。

第8 図乃至第 l l 図は、実施例 I を説明するための選であり、

類 B 図は、入出力回路を構成するための基本セル内に設けられた半導体系子のレイアウト図、

野 9 図は、 辞記基本セル内に構成した平滑コン デンサを説明するための平面図、

第10回は、第9回のX-X切断線における断 術図

第1 (図は、第9 図のX I - X (切断線における断面図である。

1 ... 夹装基板、 2 ... 程框、 3 ... I C 、 4 ... 配線、


特開昭 61-125068 (フ)


5 ··· 半導体基板、 6 ··· ポンディングパッド、 7 ··· 入出力回路、 8、 8 A ··· セル列、 9、 1 2、 1 3、 1 G、 R r、 R a、 R a ··· 食荷板抗、 1 7、 1 8、 2 0、 2 2、 2 3、 2 4、 2 5、 2 6、 2 7、 2 8、 2 9、 3 0、 3 1、 4 2、 4 3、 4 3 A、 4 3 B、 4 4、 4 5、 4 G、 4 7、 4 9、 5 1、 5 3 ··· 郡町間、 1 9、 2 1、 4 8、 5 0、 5 4 ··· 接 核孔、 3 2 ··· フィールド絡 森 膜、 3 3 ··· チャネルストッパ 領域、 3 4 ··· 組め込み間、 3 5 ··· エピタキシャル間、 3 G、 3 7、 3 8 ··· 絶縁 膜。


代理人 弁理士 商檔明夫





第 1 図





















第 10 図



第 1 1 图

